PDF下载 |《ADI精美信号链技术的使用及发展》白皮书火热上线~

纵看市场，精美技术的使用无处不在，共用电网的输配电的电流检测，保护继电器设备的电机电流测量，机器人的电机掌握到医疗成像，电动汽车测试中的HIL技术测试掌握接口等。 精美测量的使用对精美信号链也提出了挑战，你是否碰到过这些让人头痛的问题？

宽带宽使用中需要低噪声

硬件在环需要快速循环或低延迟

交流性能测量中需要带宽上较低的失真程度

众所周知，ADI在几十年的发展中积存了丰盛的精美技术，低Ron、低电容开关和多路复用器，隔离等，这些技术支撑着精美信号链的不断发展。ADI在精美宽带宽低延迟信号链的设计中，对这些规格进行了优化，使得噪声、延迟、宽带、失真等指标达到平衡。 本篇《 ADI精美信号链技术的使用及发展》白皮书 将主要介绍ADI的 精美低延迟测量和驱动信号链解决方案，为掌握环路提供高精度性能。

扫描左侧二维码

免费下载

白皮书PDF

精美宽带宽测量和驱动链路

ADI广泛的产品线支持着精美宽带宽测试和驱动信号链路，由精美模数及数模转换器、高辨认率电源、宽带宽ADC驱动器到用于信号调理的精美放大器、低噪声、低漂移基准电压源等。这些产品线称心不同测量挑战和使用的要求。

展开全文

图1. 精美宽带宽测量及驱动信号链路。

输进/输出通道：ADG5421F，测量通道上使用的过压故障保护开关提供高达±60V的高压保护；

增益通道：LTC6373，可编程增益仪表放大器，工作电压可达36V，既为信号链提供增益也提供衰减，带宽高达4MHz，增益高达16倍；

数据摘集模块：ADAQ23875/ADAQ23876/ADAQ23878，15MPSP数据摘集微模块，提供低延迟、快速建立时间和精美性能。该模块不仅集成了SAR ADC和ADC驱动部分，还集成了无源技术和基准电压源，实现了延迟、噪声、带宽和密度之间的平衡；

隔离：ADN4654，提供高达1.1Gbps的LVDS隔离；

信号生成及输出驱动：围绕AD3552R构建了输出驱动侧低延迟信号链。AD3552R是最近发布的16位电流输出DAC，输出能力可达33MUPS，称心闭环或快速建立使用的低延迟使用；

设计支持工具：精美信号链的整个设计过程，从概念阶段到大规模生产会碰到不同的挑战。ADI提供丰盛的工具扶助设计者解决构建信号链时的各种问题，包括在线驱动器工具、误差滤波器向导分析工具、LTSpice仿真工具、博客文章等，这些工具扶助设计者进行噪声分析，RC网络抉择、误差分析和调整，达到优化链路，降低开发时间。

输进/输出通道：ADG5421F，测量通道上使用的过压故障保护开关提供高达±60V的高压保护；

增益通道：LTC6373，可编程增益仪表放大器，工作电压可达36V，既为信号链提供增益也提供衰减，带宽高达4MHz，增益高达16倍；

数据摘集模块：ADAQ23875/ADAQ23876/ADAQ23878，15MPSP数据摘集微模块，提供低延迟、快速建立时间和精美性能。该模块不仅集成了SAR ADC和ADC驱动部分，还集成了无源技术和基准电压源，实现了延迟、噪声、带宽和密度之间的平衡；

隔离：ADN4654，提供高达1.1Gbps的LVDS隔离；

信号生成及输出驱动：围绕AD3552R构建了输出驱动侧低延迟信号链。AD3552R是最近发布的16位电流输出DAC，输出能力可达33MUPS，称心闭环或快速建立使用的低延迟使用；

设计支持工具：精美信号链的整个设计过程，从概念阶段到大规模生产会碰到不同的挑战。ADI提供丰盛的工具扶助设计者解决构建信号链时的各种问题，包括在线驱动器工具、误差滤波器向导分析工具、LTSpice仿真工具、博客文章等，这些工具扶助设计者进行噪声分析，RC网络抉择、误差分析和调整，达到优化链路，降低开发时间。

精美宽带宽测量信号链解决方案

图2. 低延迟精美测量的数据摘集解决方案。

图2是基于FPGA的数据摘集系统框图，了解DUT电压过程有助于了解数据摘集系统中低延迟性能：

SMU：数据摘集解决方案中的信号源测量单元，任务之一是提供信号源电压和测量电流，将电压保持在恒定目的水平，并测量负载所拉动的电流。

DUT：被测器件

SMU：数据摘集解决方案中的信号源测量单元，任务之一是提供信号源电压和测量电流，将电压保持在恒定目的水平，并测量负载所拉动的电流。

DUT：被测器件

图2中褐色虚线：目的电压；蓝色：高延迟环路中的DUT实际电压；绿色：低延迟环路中的DUT的实际电压。

当DUT所拉动的电流提高时，DUT电压被下拉，SMU中的掌握环路测量电压降通过数据摘集信号路径测量。随之FPGA中的算法告知电流驱动路径增加所提供的电流，以使DUT上的总电压返回目的水平。实际电压返回目的电压的速度取决于掌握环路的延迟，如绿色和蓝色电压曲线所示。环路中的延迟越低，DUT实际电压就能更好地与目的水平保持一致。因此低延迟精美测量对于数字掌握环路的响应时间和精度至关重要，鉴于此，ADI开发了一系列低延迟解决方案。

扫描左侧二维码

免费下载

白皮书PDF

ADAQ23878/6/5：

18/16位、15MSPS、DAQ解决方案

ADAQ23878/ADAQ23876/ADAQ23875支持低延迟精美测量，低延迟带来的快速响应可以使得DTU更好地跟踪目的电压。ADAQ2387x具有较高的集成度：集成了基准电压源和设置全差分放大器的输出共模电压电路；集成了基准电压解耦电容和低通滤波器来消除PCB布局敏锐性，确保PCB设计的出色性能；集成了全差分ADC驱动器。

ADI技术制造的高精美电阻实现了±0.005%的增益误差，±1ppm/°C的增益误差漂移使得在制造过程中无需在全温度领域内对系统级信号链进行校准。

ADAQ23878具有多个输进领域，方便系统人员灵巧地为数据摘集信号链抉择适当的信号扫描电平，并使其与传感器的输出特性和测量要求一致。宽输进共模模式领域为先前的信号调理级提供了更大的灵巧性。放大器四周的精美电阻将模拟信号调整到ADC的输进领域内。具有LVDS接口，可将ADC数据快速传输。

一般而言，数字环路的延迟受测量器件延迟，FPGA延迟和驱动器延迟几个因素的影响，而其中测量器件延迟为信号调理电路的相位延迟、建立时间和ADC结果传输到FPGA之间的时间延迟三个方面因素作用。ADAQ23878的测量时间延迟为115ns，建立时间性能为52ns。快速建立时间和快速转换时间相结合使ADAQ23878成为需要低延迟精美测量性能的使用的出色抉择。

图3. ADAQ2387x交直流特性。

交直流性能均会影响系统稳定性，可喜的是ADAQ2387x具有较好的交直流性能。在设计中若交流特性不佳，可能的表现是本底噪声太大，则测量环路中的噪声会加大DUT电压上产生的随机纹波。而线性度这个直流性能参数会影响掌握环路算法，非线性误差会导致掌握环路算法将错误的更新使用于驱动路径而引起振荡。

A DAQ2387x的增益为0.73，INL为2.5LSB，全温线性度误差小于±2LSB。

ADAQ2387x系列的尺寸比分立式等效信号链解决方案小2.5倍，BGA封装的尺寸为9mm × 9mm，0.8mm的引脚间距便于PCB顶层的引脚之间布设走线。

ADAQ23875只有一个输进领域而ADAQ23878和ADAQ23876具有多个输进领域。该产品中ADC之前的全差分驱动放大器级针对高摆率进行了优化，此特性在多路复用信号链构架中非常重要。

低延迟高精度DAC

近年来，更多的新使用需要比普通DAC更快的精美DAC，同时，传统使用也受益于快速DAC。快速DAC和环路信号链在开环和闭环使用中均发扬着作用，开环使用即被控器件的响应是可推测的，精确的输进可产生精确的输出，ADC的更新时间越短，则器件的更新速度越快；闭环使用即被控器件的响应是不可推测，DAC用于检测参数以扶助校正驱动信号。

快速DAC在较多场合必不可少：扫描电子显微镜、功率分析仪、质谱测定、数字X光机、汽车测试（HiL）、无损检测等。在这类使用中，需要较快的系统更新时间，DAC的延迟越小， 则系统的反应越快。

图4. DAC精度和带宽特性。

一般而言，传统精美DAC速度较慢，而为了实现更快的更新速度则会以牺牲一定的精度为代价。DAC延迟较小，则掌握环路需要的带宽较高。而对高速DAC而言，若要更快的建立时间，则需要更高的带宽，这意味着会有更多的热噪声。为了掌握总噪声，需要具有较低的热噪声密度NSD和1/f噪声以补偿较高带宽。需要注重的是更新速率加快时，整个信号链不仅要保护带宽和精度，同时要保持低噪声。

AD3552R：快速精美DAC

AD3552R是超快速DAC系列的首款产品，为双通道、16位电流输出数模转换器，具有更快的响应时间，具备更高的精度，更低的延迟/建立时间和更快的更新速度。

AD3552R单通道更新速率最高为33MUPS。精美模式下，DAC在整个温度领域内保证1DNL。大信号建立时间为100ns，精确度0.1%。

图5. 动态性能

与传统精美DAC相比，AD3552R在三个方面改良了更新时间，如图6所示：

图6. 超低延迟和快速建立时间。

第一、四通道SPI和DDR提高了数据传输速度，传输一个16位数据字只需2个时钟周期，比经典SPI快八倍；

第二、超低数字延迟，不需要额外的时钟周期来校准数据，校准随着数据的锁存逐步执行。因此，接收到最后一位数据后便立刻开始驱动新数字码，时间不到10ns，这比传统电压DAC快30倍，比乘法ADC快6倍；

快速的建立时间。传统上，大步进的建立时间以摆动为主，通常是几微秒，AD3552R能够以至少100V/us的速度摆动，使用了适当的放大器则为指数收敛到最终值节约更多时间；小步进的建立时间以毛刺继续时间为主。总体而言，建立时间比传统电压输出DAC快60倍。

小信号建立时间为65ns，精确度0.1%。外置IV转换器，内置反馈电阻，内置电阻旨在补偿电流源漂移，总漂移为10ppm/°C。

AD3552R带有10ppm/°C的内部基准电压源，毛刺能量低于50pVs，90%的核心转换低于30pVs。数字延迟小于10ns，该延时即是从锁存最后一位数据到DAC输出开始改变的时间。该产品为外部电容提供了引脚以调整1/f噪声转折频率，DAC输出端的热噪声低于20pA/√Hz。电压噪声的转换取决于互阻增益。

AD3552R的谐波信号失真较低，具有出色的THD。在高达1MHz时，其THD水平与高速DAC相同，在保证幅度精度同时，建立到0.1%FSR精度的时间也只需要100ns。

AD3552R内部电阻以1、2、4的比率设置放大器的互阻增益，由此得到5V，10V和20V DAC。具有五个预定义的输出领域以称心最典型使用的需要，预定义的领域具有3%的超领域裕量以确保完全覆盖标称跨度。若任何一个预定义的领域都不适合使用，设计者可以自定义领域，10个数字调整配置组合产生30个自定义跨度，这些跨度的边界可以调整。DAC由单极性电源供电，但是能产生单极性和双极性领域，输出放大器提供所需的跨度以适应输出领域。

AD3552R对LTSpice模型的构建方式进行了创新，不仅对输出状态建模，还支持对静态接收响应和交流频率响应进行仿真，可以求出主瞬态和阶跃响应，噪声和频谱密度等。

扫描左侧二维码

免费下载

白皮书PDF

精美滤波器IC

分立滤波器

分立滤波器

图7. 分立式低通滤波器（4 阶/1MHz）。

图7为利用模拟滤波器向导以分立器件设计的低通滤波器，摘用1%电阻和5%电容。分立RC滤波器配合运算放大器使用的挑战之一是运算放大器的GBW会发生转变，25°C时典型值为20%，在全温领域内更高，转变幅度可能多达40~50%。

图8. 频率和时间响应的转变。

+5%至-6%的转变对于某些信号链使用而言太宽，如图8所示，这是因为数字域中的精美信号分析要求模拟域具有精美性能，同时多通道系统要求通道间失配误差很低。时域转变是由于设计所用的5%电容引起的，但是，额外的-1%是由运算放大器增益带宽引起的，假如增益带宽越来越接近3dB频率的100倍，运算放大器增益带宽引起的偏移会提高，并且通常作为负转变而增加，此值可能大于1%（运算放大器极点会增加滤波器相位误差）。

精美有源滤波器

精美有源滤波器

图9. 双通道2阶LPF IC。

图9是精美滤波器模块IC，在单芯片上集成了一对匹配的二阶滤波器，内置的电容、运算放大器增益带宽转变经过了优化和精确调整，达到了分立式解决方案很难达到的效果，比如全温度领域内电容的绝对值和比值不大于±0.75%，两侧匹配度为±1%。图10摘用LT1568实现4阶巴特沃兹低通滤波器，截止频率为1MHz。6个外部电阻的计算公式，如图9所示。

图10. LT1568 4阶巴特沃兹低通滤波器。

在双通道信号链中，LT1568可用于设计两个2阶巴特沃兹低通滤波器，6个电阻可以设置为等值电阻，以此达到较好的增益相位和时间延迟匹配。R=128Ω*10MHz/fc，其中fc为截止频率。

在双通道全差分信号链中还有LT6604-X和LTC6605-X两个抉择，前者有2.5、5、10MHz三个版本，增益为0dB~12dB，两侧之间的最大失配误差增益为0.7dB，相位为4°。后者有7、10和14MHz三个选项，具有出色的增益和相位最大失配误差，增益最大值为0.35dB，两个通道间的相位最大失配为1.2°。

结论

对于精美信号链产品，ADI提供了完美的评估平台和评估工具，支持更完全信号链仿真的LTSpice模型，评估板评估指南原理图、设计向导工具等。ADI智库中也有大量精美信号链相关内容可供查证学习：

ADI精美信号链ADAQ系列µModule 解决方案

变革窄带宽精美信号链使用设计过程

Pipeline流水线 ADC基本知识和常见问题教程

精美信号链设计——权衡取舍，实现最佳的噪声性能

信号链滤波基础知识介绍

振动信号的精美摘集信号链设计考量

《电流测量信号链解决方案》

《精美测量解决方案》