联电与Cadence配合协做开发3D-IC混合键合参考流程

晶圆代工场联电和EDA企业Cadence配合公布，摘用Integrity™ 3D-IC平台的Cadence® 3D-IC参考工做流程已通过联电的芯片仓库手艺认证，将进一步缩短产物上市时间。

据介绍，联电的混合键合处理计划已经做好撑持普遍手艺节点集成的预备，适用于边沿AI、图像处置和无线通信利用。摘用联电的40nm低功耗（40LP）工艺做为片上仓库手艺的展现，两边协做验证了该设想流程中的关键3D-IC功用，包罗利用Cadence的Integrity 3D-IC平台实现系统规划和智能桥突创建。Cadence Integrity 3D-IC平台是业界首款综合处理计划，在单一平台中集成了系统规划、芯片和封拆实现以及系统阐发。

该参考流程摘用Cadence 的Integrity 3D-IC平台，围绕高容量、多手艺分层的数据库构建而成。该平台在同一的治理平台下供给3D设想完全的设想规划、实现和阐发。通过在设想初期施行热能、功耗和静态时序阐发，能够实现3D芯片仓库中的多个晶粒的同步设想和阐发。该参考流程还撑持针对毗连精度的系统级规划与原理图（LVS）查抄，针对笼盖和对齐的电气规则查抄（ERC），以及在3D仓库设想构造中的热散布阐发。

此外，除了Integrity 3D-IC平台，Cadence 3D-IC流程还包罗Innovus™设想实现系统，Quantus™寄生提取处理计划，Tempus™时序签核处理计划，Pegasus™验证系统，Voltus™ IC电源完全性处理计划和Celsius™热求解器。