平面→立体，3D DRAM重定存储器游戏规则？

近日，外媒《BusinessKorea》报导称，三星的次要半导体负责人比来在半导体味议上表达正在加速3D DRAM贸易化，并认为3D DRAM是征服DRAM物理局限性的一种办法，据称那将改动存储器行业的游戏规则。

3D DRAM是什么？它将若何倾覆DRAM原有构造？

壹、摩尔定律放缓，DRAM工艺将重构

1966年的秋天，跨国公司IBM研究中心的Robert H. Dennard创造了动态随机存取存储器（DRAM），而在不久的未来，那份伟大的成就为半导体行业创作发明了一个影响浩荡且市场规模超千亿美圆的财产帝国。

DRAM的降生为PC端、挪动端、办事器端等需要处置大容量数据的利用奠基了手艺根底，包罗小我电脑（1981年由IBM研发）、智妙手机、商用办事器、数据中心、物联网、云办事等利用范畴。从2000年之后，小我电脑、智妙手机等利用的发作式增长，使DRAM在半导体存储器市场中占据着无足轻重的地位。

颠末数十年的生长，DRAM早已成为半导体支流存储器之一，并成为了目前最常见的内存产物，还构成了由三星、SK海力士、美光等三大巨头为主导的市场格局。

从素质上讲，DRAM是一种易失性的、基于电容的、毁坏性读取形式的存储器。DRAM的存储单位是由一个用于存储电荷的电容器和一个用于拜候电容器的晶体管构成，因为设想简洁，因而能够实现极高的集成密度。

DRAM可存储大量的数据，能在处置数据的同时自行刷新和删除数据，比拟于SRAM，DRAM的成本更低，存储器密度更高。但DRAM也有一些缺点，好比读写速度比SRAM慢，耗电量也较大。而且在现实中，晶体管会有漏电电流的现象，那招致电容上所存储的电荷数量其实不足以准确地判别数据，而招致数据毁损，所以在DRAM工做时，需要按时刷新电路，征服电容漏电问题。

数十年来，摩尔定律不断是业界崇尚的黄金法例，也不断是半导体性能和成本的驱动因素。早前的DRAM能够称心业界需求，但跟着摩尔定律推进速度放缓，DRAM工艺也步进了手艺瓶颈期。

从手艺进度上看，目前DRAM芯片工艺已经打破到了10nm级别。2022年11月中旬，美光已实现1β DRAM（第五代10nm级别DRAM）量产，据悉，该公司正在对下一代1γ（gamma）工艺停止初步的研发设想。而三星的手艺道路图估量，2023年进进1b nm（第五代10nm级别DRAM）工艺阶段。针对DRAM芯片，跟着晶体管尺寸越来越小，芯片上集中的晶体管就越多，那意味着一片芯片能实现更高的内存容量。

固然10nm还不是DRAM的最初极限，但多年来DRAM的扩展速度明显放缓，新的DRAM节点也只是缩小一小部门，3D DRAM顺势成为了存储厂商迫切想打破DRAM工艺更高极限的新途径。

展开全文

贰、平面升立体，3D DRAM跳出原框架

由上文可知，DRAM工艺打破放缓的原因次要在于存储单位的简洁构造——由一个用于存储电荷的电容器和一个用于拜候电容器的晶体管构成。业界的构想也就是倾覆那种构造，并辅以特殊的素材，从而走向立异。

便于加强我们理解那种立异体例的，即是能与DRAM相媲美的存储器手艺NAND Flash，后者早已抵达3D世界，而且现在还跨至4D空间。

当前关于征服DRAM物理局限性有着必然的紧迫性。此前，业界不断在测验考试减小电道路宽，来进步DRAM芯片的密度。凡是来说，线宽越小，晶体管越多，集成度越高，功耗越低，速度越快。

此办法确实是到达了效果，但跟着线宽进进10nm范畴，电容器漏电和骚乱等物理限造的问题却明显增加。为了弥补那种情状，业界还引进了high-k素材和极紫外（EUV）设备等新素材和新设备。但显然，在造造10nm或更先辈的小型芯片中，现有的那些手艺让芯片造造商显得爱莫能助。

在大情况需乞降赐与的抵触强逼下，让DRAM平面2D升至3D逐步成为了业界逃求手艺打破的共识。

所谓3D DRAM，其实是一种将存储单位（Cell）堆叠至逻辑单位上方的新型存储体例，从而能够在单元晶圆面积上实现更高的容量。

针对3D DRAM的设想，BeSang公司曾经向外公布了3D Super-DRAM手艺计划。据官网介绍，平面DRAM是内存单位数组与内存逻辑电路分占两侧，3D DRAM则是将内存单位数组仓库在内存逻辑电路的上方，因而裸晶尺寸会变得比力小，每片晶圆的裸晶产出量也会更多。

△图片来源：BeSang

而平面DRAM的工艺微缩会越来越困难，此中的关键要素是贮存电容的深邃宽比。凡是来说，贮存电容的深邃宽比会跟着组件工艺微缩而闪现倍数增加。所以从原理上看，3D DRAM能够有效处理平面DRAM当前的窘境。

而令业界关心的成本问题，3D DRAM利用的3D仓库手艺将实现可反复利用贮存电容，可有效降低单元成本。将来，DRAM从传统2D开展至3D立体，将是大势所趋，那关于存储器市场来说，也将迎来一种拥有全新构造的存储芯片。

叁、将来增长动力，大厂在蓄力3D DRAM

新手艺开展前期，大都是困难而迟缓的，然而那其实不能阻挠企业逃逐立异手艺的程序。在手艺规划方面，美光早已起头摆设3D DRAM的研发，是目前3D DRAM专利数较多的。

而三星于2021年在其DS部分内成立了下一代工艺开发研究团队，起头研究。在2022年SAFE论坛上，三星列出了Samsung Foundry 的整体3DIC过程，并表达将预备用一种逻辑仓库芯片SAINT-D，来处置DRAM堆叠问题，其设想目标是想将八个HBM3芯片集成到一个浩荡的中介层芯片上。近期，三星高管表达正在加速3D DRAM的贸易化。不外，目前上述企业都没有披露该手艺的更多信息。

△图片来源：三星官网

通往3D DRAM道路的手艺中，那里要特殊提到的是HBM（High Bandwidth Memory，高带宽存储器）和无电容式IGZO（indium-gallium-zinc-oxide）手艺。

HBM方面，2014年，AMD、SK海力士配合开发出HBM手艺，该手艺利用TSV（Through Silicon Via，硅穿孔）手艺将数个DRAM芯片堆叠起来，大幅进步了容量和数据传输速度，自此便开启了DRAM 3D化开展道路。

后期在三星、美光、NVIDIA、Synopsys等企业的加速竞赛下，HBM内存手艺已从HBM、HBM2、HBM2E晋级至HBM3原则（第四代HBM）。

TrendForce集邦征询认为，AI需求继续带动HBM存储器生长，并预估2023~2025年HBM市场年复合生长率有看生长至40~45%以上。

IGZO方面，2004年，IGZO氧化物被东京工业大学的细野传授发现并颁发在《天然》杂志上。在2020 IEDM（International ElectronDevices Meeting）上，美国和比利时的独立研究小组IMEC展现了无电容器DRAM。

据其时动静展现，那款DRAM具有两个IGZO-TFTs，没有存储电容，那种2T0C(2 Transistor -0 Capacitor) DRAM架构有看征服典范1T1C DRAM密度缩放的关键障碍，即小单位中Si晶体管的大截行电流尺寸，以及存储电容器消耗的大面积。在2021 IEDM上，IMEC再次展现了无电容DRAM，在第一次的根底长进行了改进，保留率和耐久性都有了进步。

同时，据中科院微电子研究所的官网信息展现，在2021 IEDM上，中科院微电子研究所李泠研究员团队结合华为/海思团队初次提出了新型CAA。该构造有效减小了器件面积，且撑持多层堆叠，通过将上下两个CAA器件间接相连，每个存储单位的尺寸可减小至4F2，使IGZO-DRAM拥有了密度优势。

2022年，华为与中科院微电子研究所结合提出基于基于铟镓锌氧IGZO-FET（由In、Ga、Zn、O构成的通明氧化物）的CAA（Channel-All-Around）构型晶体管3D DRAM手艺，此功效有看征服传统1T1C构造DRAM的微缩挑战。

2023年1月，针对平面构造IGZO-DRAM的密度问题，中科院微电子所微电子重点尝试室刘明院士团队在垂曲环形沟道构造（CAA）IGZO FET的根底上，研究了第二层器件堆叠前层间介量层工艺的影响，验证了CAA IGZO FET在2T0C DARM利用中的可靠性。该研究功效有助于鞭策实现4F2 IGZO 2T0C-DRAM单位。

业界认为，HBM的呈现开启了DRAM 3D化开展道路，无电容IGZO-DRAM也成为了实现高密度3D DRAM的适宜候选者。但良多手艺现还在摸索中，最末能否使DRAM实现3D堆叠，起头新的手艺标的目的，还暂未可知。

不外，从工艺上看，三星当前量产的最尖端DRAM线宽为12nm工艺，美光已经量产了10nm DRAM芯片。考虑到目前DRAM线宽微缩至10nm将面对的情状，业界认为3~4年后新型DRAM贸易化将成为一种一定，而不是一种标的目的。

从利用范畴上看，近年来，固然消费末端市场的萧条让存储器市场步进冬季，但汽车电子、AI办事器等其他范畴对存储器的需求仍然不缺。而针对新型DRAM的将来，三星电子半导体研究所副社长兼工艺开发室负责人Lee Jong-myung于3月10日在韩国首尔江南区三成洞韩国商业中心举行的“IEEE EDTM 2023”上表达，3D DRAM被认为是半导体财产的将来增长动力。

目前3D DRAM的市场格局暂不清晰。总体而言，对DRAM芯片来说，3D DRAM将是一个新的起点，对存储商来说，那是一次能够侵占下一个战术高地的时机。